這些 8 位移位寄存器具有與門(mén)控串行輸入和異步清零 ( CLR ) 輸入。門(mén)控串行(A 和 B)輸入允許完全控制傳入數(shù)據(jù);任一輸入的低電平會(huì)禁止新數(shù)據(jù)的輸入,并在下一個(gè)時(shí)鐘 (CLK) 脈沖時(shí)將第一個(gè)觸發(fā)器重置為低電平。一個(gè)高電平輸入啟用另一個(gè)輸入,然后確定第一個(gè)觸發(fā)器的狀態(tài)。只要滿足最小建立時(shí)間要求,串行輸入端的數(shù)據(jù)可以在 CLK 為高電平或低電平時(shí)更改。時(shí)鐘發(fā)生在 CLK 的低電平到高電平轉(zhuǎn)換上。